PROPOSTA di TESI

Implementazione e valutazione di strumenti SW per analisi diagnostica di System-on-Chip

Contatti Ing. Paolo Bernardi (paolo.bernardi@polito.it), Prof. Matteo Sonza Reorda (matteo.sonzareorda@polito.it)                                                                   WWW.CAD.POLITO.IT Durata 4 mesi a tempo pieno, o equivalente Descrizione L'argomento della tesi è la realizzatione dell'ambiente SW necessario per l'analisi dei guasti in memorie embedded. La tesi proposta unisce gli aspetti HW e SW a quelli dell'analisi dei componenti; si applica ad un caso di studio reale, il test-chip DFM realizzato da STMicroelectronics. Il lavoro consta di due fasi; (1) sviluppo di plugin per esistente piattaforma SW sviluppata in linguaggio JAVA, (2) analisi sul campo di un lotto di dispositivi. La sede di svolgimento della tesi è un laboriatorio di ricerca del Politecnico di Torino, nella zona del radoppio. Prerequisiti Buona capacità di programmazione in JAVA e C. E' apprezzata la conoscenza di base delle tecniche di collaudo. In collaborazione con